OKKY
커뮤니티
Q&A
지식
이벤트
Contact
부트캠프
Jobs
Search Bar
로그인
회원가입
xilinx
전체
최신순
질문하기
답변
0
wodn****
·
약 3년
182
0
답변 0
verilog 질문
module downcounter(clk,val,val_2,val_3,start,reset,LED); input clk; input start; input reset; output [3:0] val,val_2,val_3; output reg [3:0] LED; reg[3:0] k; reg[3:0] val; reg[3:0] val_2; reg[3:0] val_3; reg led; always @ (posedge clk) begin if(k>
Search Bar
